학년도 | 2017 | 학기 | 1학기 |
---|---|---|---|
이수구분 | 1전선 | 학수번호 | 1전선 |
교과목명 | 시스템반도체설계3 | ||
교과목명(영문) | System Semiconductor Design3 | ||
교과목해설 | HDL 설계의 합성 및 P&R 후 검증을 위한 gate level simulation 방법과 Test 방법을 향상시키기 위한 Automatic Test Pattern Generation(ATPG), Scan Chain F/F 등을 배운다. | ||
교과목해설(영문) | This course covers gate level simulation for verifying generated netlists and advanced testing methods, such as Automatic Test Pattern Generation(ATPG), and Scan Chain F/F. |